

明志科技大學電機系課程綱要表

課程名稱：(中文) FPGA/CPLD 實習		開課單位	電機系
(英文) FPGA and CPLD Practice		課程代碼	124040
授課教師：陳瓊安			
學分數	1 學分	必/選修	必修
開課年級		一年級	
先修科目或先備能力：數位系統設計			
課程概述與目標：簡介 FPGA/CPLD 之功能與應用，學習 Quartus II 之基本操作。接著學習使用圖形編輯設計簡易電路並載入 FPGA 內驗證及撰寫 Verilog HDL 設計簡易電路並載入 FPGA 內驗證。漸加深電路之難度建立設計數位電路之基本概念及設計電路的階層觀念。延續數位系統電路設計課程，教導學生瞭解 CPLD/FPGA 原理應用及學習 HDL 語法，培養學生實務能力及互助團隊合作之精神。			
教科書 <sup>1</sup>	林灶生、劉紹漢 "Verilog FPGA 晶片設計"，全華，2014.06		
課程綱要		對應之學生核心能力	核心能力達成指標
單元主題	內容綱要		
FPGA/CPLD 之功能與應用說明	1. FPGA/CPLD 之種類 2. FPGA/CPLD 之功用	核心能力 1、2、3、4	
Quartus II 之基本操作	1. Quartus II 之 download 及安裝 2. Quartus II 之 project 之建立、組譯、及載入	核心能力 1、2、3、4	
硬體描述語言之功能與應用說明	1. 何謂硬體描述語言 2. 硬體描述語言之種類	核心能力 1、2、3、4	
使用圖形編輯設計簡易電路並載入 FPGA 內驗證	1. 使用圖編輯法設計電路 2. 組譯並載入 FPGA 內驗證	核心能力 1、2、3、4	

撰寫 Verilog HDL 設計簡易電路並載入 FPGA 內驗證	1. 撰寫 Verilog HDL 設計電路 2. 組譯並載入 FPGA 內驗證	核心能力 1、2、3、4	
了解設計電路的階層觀念	採用階層之概念設計較複雜難度較高之電路	核心能力 1、2、3、4	
建立設計數位電路之基本概念	設計實習各種電路如多工器、解多工器、解碼器、計數器及計時器等，建立設計數位電路之基本概念	核心能力 4、5、6、7	
<p>教學要點概述<sup>2</sup>：</p> <p>由上所列之教科書較適合於目前四技學生程度使用，文字、插圖及表格列印清楚，指令方面也都有小範例加以說明，不致艱澀難懂。本課程屬於實驗課，成績評量方式以每次實驗項目之驗收佔 20%、期中考(包含上機檢定與筆試)佔 40% 及期末考(包含上機檢定與筆試)佔 40%。</p>			

註：1. 教科書請註明書名、作者、出版社、出版年等資訊。

2. 教學要點概述請填寫教材編選、教學方法、評量方法、教學資源、教學相關配合事項等。

3. 學系所有開設之課程皆須填寫此表格或提供原有格式之課程綱要表。若能蒐集校際所開設課程，如共同必修科目、通識課程等之課程綱要表，亦可提供。